系統級封裝 搶攻市場快狠準
系統整合雙雄 合作重於競爭
事實上，三大系統整合技術各有優缺點，例如在異質整合部分，SiP具備絕對優勢，整合密度、封裝微縮部分SoC便占上風，3D IC表現介於二者之間，但卻是未來趨勢之一，其中又以SiP和SoC的「瑜亮情結」最常被人提出討論。
拓墣指出，SiP由於具備異質整合特性，被廣泛應用在各種微小化需求上，加上高密度與高傳輸的高階封裝製程，讓IC在輕薄短小之餘，仍可擁有更強大效能，同時SiP提供了不同半導體製程技術以及不同功能晶片的整合封裝方式，更拓展SiP應用層面。反觀SoC卻不易將CMOS與GaAs，或是Logic與DRAM製程整合在一起，加上SiP開發時間較短，因此SiP適合Time to Market的消費電子產品，因此常用於開發需要整合大量記憶體、時間短、量小但多樣化的產品，如數位相機、MP3 Player、PND等，甚至連手機等通訊產品也可運用SiP搶占市場。而SoC則適合量大且生命週期長的產品，例如PC之CPU、晶片組、GPU等。
SiP和SoC看似水火不容的競合關係，SiP設計服務業者鉅景科技王慶善總經理卻有不同的解讀方法，他表示SiP無法取代SoC，但會是SoC最大的幫手。因為SoC需要投注大量的時間和資源，設計資本過於龐大，假使開發過程中產生新的變化，一切過程都需重來。這也是產品設計初期適合使用SiP開發，待市場需求量放大後，再改採SoC達到降低成本目的之主要理由。
3D堆疊技術 改寫摩爾定律
拓墣進一步分析，台灣由於產業結構貼近通訊與消費電子產品，且一般SoC牽涉到國際大廠平台Spec釋出問題，加上台灣業者規模普遍不及IDM廠，真正有能力與物力開發SoC製程的廠商有限，特別在通訊領域難度更高。同時，台灣已具備SiP相關高階封裝技術和高階整合性基板的研發製造技術，因此台灣未來在發展SiP上較具優勢。
系統整合發展目前仍以二度空間思維為主軸，例如SoC、2D SiP，未來隨著IC朝向3D立體化發展，IC晶片效能、節能、整合度和體積都將大幅改善。至於SiP由於之前都朝向平面擴張，雖然效能性增加，但是體積跟集積度並不理想，未來隨著晶片堆疊技術日益精進，記憶體和邏輯IC都可透過3D堆疊技術整合。還可藉由Wafer to Wafer（W2W）方式，運用TSV（Through Silicon Vias）技術將IC封裝朝向3D立體思維發展。在系統整合加持下，以往被半導體業界當作技術發展藍圖的Moore定律將得以延續，甚至被改寫而進入「More than Moore」的新時代。
技術合作鏈結 商品化是王道
鉅景科技王慶善總經理表示，以往政府資源多投注在SoC發展，但其實政府應鼓勵產業朝向更多不同方向例如SiP去發展，讓更多SiP業者一起把市場做大，這才是台灣的機會。至於在新興技術如TSV的發展，王慶善總經理認為，學術單位或企業應摒除門戶之見，不要互相排斥彼此所發展的技術或拘泥於名稱的差別。
「封裝技術不要產生壁壘，要形成合作的鏈結。」王慶善總經理指出，當系統愈來愈複雜，已不是單一技術就可解決所有問題，SiP業者要做的應該是了解現有技術優缺點，才能依產品結構找到最合適技術。「技術不重要，要能真正變成產品的一部分，因為商品化才是王道！」
